1. 概述

智汉科技RF Crazy®的RC224GM是基于Silicon Labs EFR32BG22 SoC设计的蓝牙5.3（BLE）射频模块，RC224GM内置2.4GHz收发器和集成高性能蛇形天线，无需其他RF设计即可提供完整的RF解决方案，从而缩短产品开发周期。 RC224GM充分利用EFR32BG22的功能和外围器件，可以为要求苛刻的应用提供保障与支持，同时简化了设计并降低了BOM成本。

RC224GM可用于开发基于蓝牙5.3（BLE，低功耗蓝牙）的车规级应用，它能提高操作的可靠性；提高信号的传输距离和抗干扰性；还能实现不同电子产品间的互操作的问题，电池寿命也可显著延长，为车规级产品与智能移动设备通讯提供快速的BLE解决方案。

Ø 产品特性

▪ 支持协议

• 低功耗蓝牙（蓝牙5.3）

• 使用到达角 (AoA) 和出发角 (AoD) 进行测向

• 1M、2M 和 LE 编码 PHY

  • 蓝牙网状网络低功耗节点

▪ 无线片上系统

  • 2.4 GHz 无线电

• TX 功率高达 +8 dBm

• 高性能 32 位 ARM Cortex-M33®

• DSP指令和浮点单元高效信号处理

  • 512 kB 闪存程序存储器

  • 32 kB RAM 数据存储器

  • 用于高级的嵌入式跟踪宏单元 (ETM)调试

▪ 高接收性能

  • 125 kbps GFSK 时的 -106.7 dBm 灵敏度（0.1% BER）

  • 500 kbps GFSK 时的 -102.5 dBm 灵敏度（0.1% BER）

  • -98.9 dBm 灵敏度（0.1% BER），1 Mbps GFSK

  • -96.2 dBm 灵敏度（0.1% BER），2 Mbps GFSK

▪ 低能耗

  • 4.3 mA 接收电流，1 Mbps GFSK

  • 4.8 mA 发射电流，0 dBm 输出功率

  • 10.6 mA 发射电流，8 dBm 输出功率

  • 活动模式 (EM0) 下为 26 µA/MHz

  • 1.40 µA EM2 深度睡眠电流（RTCC 从LFXO，完全 RAM 保留）

▪ 宽工作范围

  • 供电电压 1.8 至 3.8 V

  • 工作温度 -40 至 +105°C

▪ 规格尺寸

  • 16.5*11.6*2.1 毫米

▪ 安全特性

  • 使用信任根和安全加载程序的安全启动(RTSL)

  • AES128/256 的硬件加密加速，SHA-1、SHA-2（最高 256 位）、ECC（最高 256 位）、ECDSA 和 ECDH

  • 符合真随机数生成器 (TRNG) 与 NIST SP800-90 和 AIS-31

  • ARM® TrustZone®

  • 带锁定/解锁的安全调试

▪ 广泛的 MCU 外围器件选择

  • 模数转换器 (ADC)

    • 12 位 @ 1 Msps

    • 16 位 @ 76.9 ksps

  • 多达 26 个具有输出状态保持和异步中断功能的通用 I/O 引脚

  • 8 通道 DMA 控制器

  • 12 通道外设反射系统 (PRS)

  • 4 个16 位定时器/计数器，带 3 个比较/捕捉/PWM通道

  • 1 个 32 位定时器/计数器，带 3 个比较/捕捉/PWM通道

  • 32 位实时计数器

  • 用于波形生成的 24 位低功耗定时器

  • 1 个看门狗定时器

  •2 个通用同步/异步接收器/发送器（UART/SPI/SmartCard（ISO7816）/IrDA/I2S)

  • 1 个增强通用异步接收器/发射器 (EUART)

  • 2 个支持 SMBus的I2C 接口

  • 数字麦克风接口 (PDM)

  • 具有选择性 OOK 模式的 RFSENSE

Ø 应用领域

  • 资产标签和信标

  • 消费电子遥控器

  • 便携式医疗器械

  • 蓝牙网状网络低功耗节点

  • 体育、健身和健康设备

  • 联网家庭

  • 建筑自动化及安全

2. 系统介绍

Ø 设计方框图

RC224GM模块在 PCB 中包括了低能耗MCU和高度集成的无线收发器以及集成板载天线。 本节简要介绍了该模块的功能。

图1. 模块设计方框图

RC224GM模块的框图如图 1 所示。无线模块包括 EFR32BG22 无线片上系统 (SoC)、所需的去耦电容器和电感器、38.4 MHz晶体、RF匹配电路和集成PCB天线。

3. 模块参数

VDD=3.3V，TA = 25°C（除非另有说明），在RC224GM模块参考设计包括外部匹配元件下测量。

4. 模块引脚定义

如图3显示的是模块的引脚图，表1为其各引脚定义。

图2. 模块引脚图